Lors des comparaisons, l'AHB utilise des communications parallèles en duplex intégral, tandis que l'APB utilise d'énormes opérations d'E/S de mémoire. Les spécifications Chip Bus sont utilisées à la fois par l'AHB et l'APB. Les attentes, les défauts et les rafales sont tous possibles avec le bus hautes performances avancé. L'ADH en pipeline est principalement lié au stockage.
AHB contre APB
La différence entre AHB et APB est que le premier est valable pour Advanced High-performance Bus, tandis que le second atteint pour Advanced Peripheral Bus. En termes d'utilisation, l'APB est plus simple que l'AHB. Il n'y a pas non plus de postes vacants à APB par rapport à AHB.
AHB semble être un protocole de bus qui a été proposé pour la première fois dans la publication Advanced Microcontroller Bus Design version 2 d'ARM Ltd. Principalement sur AHB, une transaction de base consiste simplement en une phase d'adressage suivie d'une phase de données. Un MUX est utilisé pour restreindre l'accès à un périphérique particulier, permettant à un seul maître de bus de l'utiliser pour le moment.
L'APB (Advanced Peripheral Bus) est un bus périphérique simple, relativement bas et réduit conçu pour l'électronique lente. Les processeurs SoC, les pilotes de stockage, le stockage sur puce et les capteurs DMA sont tous suspendus à l'interface réseau dans une configuration typique. Il est en charge des liaisons de bus élevées du processeur.
Tableau de comparaison entre AHB et APB
| Paramètres de comparaison | AHB | APB |
| représente | Advanced High-Performance Bus est l'abréviation de AHB. | Advanced Peripheral Bus est l'abréviation d'APB. |
| Façon de communiquer | AHB communique toujours en mode parallèle full-duplex. | APB utilise largement les E/S mémoire pour la communication. |
| Basé sur l'utilisation | Il est légèrement plus complexe et difficile à utiliser par rapport à son homologue. | En ce qui concerne le fonctionnement, l'APB est plus simple que l'AHB. |
| Pipeline | Il y a beaucoup de pipelines dans l'AHB, ce qui pourrait avoir des conséquences. | Il n'y a pas non plus de pipeline dans APB par rapport à AHB. |
| Utilisé pour | Il est utilisé à la fois pour les accès de contrôle de bande passante faible et élevée. | Le bus périphérique avancé ne sera utilisé que pour des accès de contrôle de latence limités, contrairement au bus hautes performances avancé. |
Qu'est-ce qu'AHB ?
Dans AMBA 2.0, l'AHB a été ajouté en tant que nouvelle fonctionnalité. Il a été modifié pour rendre possible des conceptions élevées. Les opérations fractionnées, le changement de maître de bus à cycle unique, le fonctionnement à bord d'horloge unique et des configurations de bus de données plus larges (64/128 bits) figuraient parmi les fonctionnalités supplémentaires mises en œuvre.
De l'extérieur, les seigneurs et vassaux et AHB doivent avoir plusieurs parts. Un extenseur de localisation et de contrôle, un multiplexeur de balayage, un multiplexeur d'écriture, un décodage, ainsi qu'un arbitre font partie des éléments. Les signaux d'adressage (HADDR), le bus de données d'écriture (HWDATA), ainsi que le bus de données de lecture (HWDATA) sont tous représentés (HRDATA). L'emplacement est utilisé pour choisir un esclave, le bus de données d'écriture est utilisé pour transmettre des informations du propriétaire à l'esclave, et le bus de données de lecture est également souvent utilisé pour transférer des données du serviteur aux maîtres.
Un maître doit d'abord envoyer un message à l'arbitre avant de s'emparer de la propriété du bus. L'arbitre fournit l'accès en fonction d'un système de priorité qui garantit que les maîtres de la plus haute importance obtiennent l'accès en premier. AMBA n'a pas précisé ce mécanisme de priorité. Par conséquent, il variera d'une conception à l'autre.
L'itinéraire, la largeur et le type de flux de données sont tous définis par une multitude d'amplification de signal. Le message IP du maître est décodé en impulsions de choix d'esclave par le décodeur AHB. Le maître reçoit un signal HRESP de l'esclave, et la transmission des données entre le propriétaire et le serf commence également.
Qu'est-ce qu'APB ?
L'APB ne prend pas en charge la coupure comme un simple bus. Il y a deux phases dans chaque contrat: un cycle d'adressage (phase de configuration) ainsi qu'un cycle de données (phase d'activation). Une seule horloge, PCLK, est utilisée sur le bus. PSEL et PWRITE sont activés par le bus pendant la configuration et la destination est placée sur le bus d'adresse PADDR. Il met PENABLE et met les données sur le bus PWDATA/PRDATA à l'intérieur de la condition Enable. A l'horloge suivante, l'indication d'activation, PENABLE, est désactivée.
L'équipe du protocole AMBA (Advanced Microcontroller Bus Architecture) comprend l'APB. Les limiteurs de temps interrompent les pilotes, les UART, les ports d'E/S et d'autres accessoires d'inscription sont couramment utilisés. La consommation électrique minimale et les complexités de l'interface ont été optimisées. L'interface APB n'utilise pas de pipelines. Chaque transmission dans APB nécessite au moins deux tours (cycle d'installation et cycle d'accès).
Les périphériques moins puissants sont au centre de l'AMBA APB. Pour permettre les opérations périphériques, AMBA APB a été réglé pour une faible consommation d'énergie et des complexités d'interface réduites. Le protocole APB peut être utilisé avec n'importe quelle itération du bus système.
Principales différences entre AHB et APB
Conclusion
AHB a une interface d'horloge de coupe précise, plusieurs maîtres de bus, des opérations fractionnées, un changement de maître de bus à cycle unique, des transferts en rafale, des longueurs de bus énormes et des implémentations non-tristate, entre autres caractéristiques. Les transactions dans AHB se sont divisées en deux parties: une phase d'adressage et une étape de données.
Dans le cadre d'AHB, un seul maître de bus est présent à un instant donné. Le bus périphérique avancé ne sera utilisé que pour les demandes d'accès de contrôle de latence limitée par rapport au bus hautes performances avancé. L'APB, tout comme l'AHB, possède une phase d'adresse ainsi qu'une phase de données, mais il dispose également d'une liste de signaux réduits.
